CPU|【芯视野】突破带宽极限 HBM成为竞逐高性能市场的内存黑马( 二 )


至于下一代的HBM3标准 , 虽然JEDEC尚未正式发布 , 但是海力士已经发布了他们的产品 , 公开的最高数据传输速率达到5.2Gbps 。 而下下一代的HBM4 , 带宽更是会达到惊人的8TB/s 。 相比于带宽已经接近极限的DDR , HBM还有无穷的潜力可以发掘 。
更大的应用空间
HBM的优点和缺点同样明显 。 较低的功耗使HBM非常适合功率受限又需要最大带宽的环境 , 如人工智能计算 , 或是大型密集计算的数据中心 。 因为使用额外的硅联通层 , 通过晶片堆叠技术与处理器连接 , 这又使HBM又具有多个缺点 。
“HBM通过2.5D封装把两个Die在interposer(介质层)上互联到一起 , 这里面就会出现机械应力、散热等问题 , 如此复杂的工艺 , 还会使得良率下降 。 ”白文杰认为这都是HBM相对于传统的DRAM所存在的劣势 。
复杂的工艺还带来高昂的成本 , 这也是HBM很难进入消费级显卡的主要原因 。 每个HBM堆叠都有上千个连接 , 因此需要高密度的互连 , 这远远超过PCB的处理能力 。 同时 , HBM追求最高效能和最佳的电源效率 , 但成本更高 , 需要更多的工程时间和技术 。
白文杰认为 , 因为使用了2.5D封装 , 其较低的良率会增加生产成本 。 同时 , 因为要把CPU、DRAM和介质层都封装在一起 , 整个生产周期会很长 , 也会增加时间成本 。
据了解 , HBM其单价是目前DRAM封装的2-3倍 , 且其尺寸大于LPDDR4芯片 。 因此 , 目前它的市场并不大 , 仅应用于要求超高性能的大型数据中心 。 但是像所有技术一样 , HBM的成本也在随着成熟度增加而不断降低 。 Rambus IP核产品营销高级总监 Frank Ferro 就表示:“HBM2E实现一个特定的带宽需求可能需要4个DRAM;而HBM3可能只需要2个DRAM , 这就带来非常直接的成本下降 。 ”
处理器界的两巨头都将HBM纳入了未来的处理器蓝图中 , AMD下一代Zen 4核心的EPYC Genoa处理器将支持HBM , Intel的Sapphire Rapids至强处理器也会有HBM版 。 这也不禁让人想到一个问题 , HBM能否完全取代DDR?
集微咨询总经理韩晓敏认为可能性不大 , “HBM主要优势是在高带宽和低功耗领域 , 并不太符合CPU的使用场景 , 更多应该还是以配合并行计算的GPU和ASIC芯片为主 , 取代DDR的可能性不太大 。 ”
白文杰也认为:“DDR协议很难再提高速率了 , 但是CPU对于速率的需求还不断提升 , HBM在某些特定领域是有可能会取代DDR的 。 ”
目前为止 , 数据中心还是HBM最主要的应用场景 , 但是新的机会正在慢慢显现 。 据Frank Ferro判断 , 随着设备越来越多的边缘化 , HBM3也可能被应用在未来的5G设备上 , 特别是那些对带宽有更高要求的5G设备 。
从技术层面来看 , 限制HBM的环节也正在逐一被化解 。 据悉 , 在HBM2的时代 , 中介层本身的技术是有限制的 , 即1代和2代的中介层最高只能做到两层 , 设计的线宽、金属层的厚度都是非常有限的 。 随着中介层技术的发展 , 其本身的厚度、金属层和线宽都有了一定的增加 , 这进一步推动了HBM未来的发展 。
业界因此对HBM寄予了深厚的期望 。 正如Frank Ferro 所言 , “HBM的发展很大程度上是由不断上升的带宽需求驱动的 , 而对带宽的需求几乎没有上限 , 换句话说 , 目前来看HBM的发展可能不会遇到障碍 。 ”(校对/艾禾)



【CPU|【芯视野】突破带宽极限 HBM成为竞逐高性能市场的内存黑马】

相关经验推荐